User Contributed                                           MET/CAL PROCEDURE
=============================================================================
INSTRUMENT:            Fluke 335D:DC Voltage Standard
DATE:                  15-May-97
AUTHOR:                User Contributed
REVISION:              0
ADJUSTMENT THRESHOLD:  70%
NUMBER OF TESTS:       15
NUMBER OF LINES:       195
CONFIGURATION:         Datron 1281
=============================================================================
 STEP    FSC    RANGE NOMINAL        TOLERANCE     MOD1        MOD2  3  4 CON
  1.001  ASK-   R     N              P             M              F        W
  1.002  ASK+                                          X
  1.003  IEEE         [@1281]*RST[D2000]
  1.004  HEAD         ÍÍ INITIAL CONDITIONS ÍÍ
  1.005  DISP         Insure that the UUT POWER switch is in the STBY/RESET
  1.005  DISP         position.
  1.006  HEAD         {}
  1.007  HEAD         {ÉÍÍÍÍÍÍÍÍÍÍÍÍÍ»}
  1.008  HEAD         {º Range Tests º}
  1.009  HEAD         {ÈÍÍÍÍÍÍÍÍÍÍÍÍͼ}
  1.010  HEAD         ÍÍ Range Tests ÍÍ
  1.011  JMP          2.001
  1.012  EVAL
  2.001  DISP         Disconnect the shorts between OUTPUT and SENSE
  2.001  DISP         on the UUT.
  2.002  DISP         ÿÿÿÿÿÿÿÿConnect the UUT as follows:
  2.002  DISP         OUTPUT/SENSE + ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] Datron 1281 HI
  2.002  DISP         OUTPUT/SENSE - ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] Datron 1281 LO
  2.003  DISP         ÿÿÿÿÿÿÿÿSet the equipment as follows:
  2.003  DISP         UUT RANGE ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 1000
  2.003  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] (10)00.000
  2.003  DISP         UUT TRIP ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 1000
  2.003  DISP         UUT TRIP VERNIER ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] full cw
  2.003  DISP         UUT CURRENT LIMIT ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] full cw
  2.004  DISP         Set the UUT POWER switch to OPR
  2.005  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
  2.006  ACC    1000  1000.0000V     6P% 0.2P/
  2.007  IEEE         [@1281]DCV AUTO,RESL8
  2.008  IEEE         [@1281][D2000][T0]RDG?[I]
  2.008  IEEE         [@1281][D2000][T0]RDG?[I]
  2.009  MATH         mem1 = 1000
  2.010  MEME
  2.011  HEAD
  2.012  MEMC         V              0.0659U
#!          Test Tol 0.0659, Sys Tol 0.0062, TUR 10.629 (>= 4.00).
  3.001  DISP         Set the UUT to STBY/RESET.
  3.002  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
  3.002  DISP         UUT RANGE ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 100
  3.002  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] (10)0.0000
  3.003  DISP         Set the UUT POWER switch to OPR
  3.004  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
  3.005  ACC    200   100.00000V     6P% 0.2P/
  3.006  IEEE         [@1281][D2000][T0]RDG?[I]
  3.006  IEEE         [@1281][D2000][T0]RDG?[I]
  3.007  MATH         mem1 = 100
  3.008  MEME
  3.009  HEAD
  3.010  MEMC         V              0.00609U
#!          Test Tol 0.00609, Sys Tol 0.00064, TUR 9.516 (>= 4.00).
  4.001  DISP         Set the UUT to STDBY/RESET.
  4.002  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
  4.002  DISP         UUT RANGE ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 10
  4.002  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] (10).00000
  4.003  DISP         Set the UUT POWER switch to OPR
  4.004  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
  4.005  ACC    20    10.000000V     3P% 0.1P/
  4.006  IEEE         [@1281][D2000][T0]RDG?[I]
  4.006  IEEE         [@1281][D2000][T0]RDG?[I]
  4.007  MATH         mem1 = 10
  4.008  MEME
  4.009  HEAD
  4.010  MEMC         V              0.000608U
#!          Test Tol 0.000608, Sys Tol 3.2e-005, TUR 19.000 (>= 4.00).
  5.001  DISP         Set the UUT to STDBY/RESET.
  5.002  HEAD         {}
  5.003  HEAD         {ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»}
  5.004  HEAD         {º Linearity Test º}
  5.005  HEAD         {ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ}
  5.006  HEAD         ÍÍ Linearity Test ÍÍ
  5.007  JMP          6.001
  5.008  EVAL
  6.001  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
  6.001  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 1.111111
  6.002  DISP         Set the UUT POWER switch to OPR
  6.003  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
  6.004  ACC    2     1.111111V      3P% 0.2P/
  6.005  IEEE         [@1281][D2000][T0]RDG?[I]
  6.005  IEEE         [@1281][D2000][T0]RDG?[I]
  6.006  MATH         mem1 = 1.111111
  6.007  MEME
  6.008  HEAD
  6.009  MEMC         V              1.46667e-4U
#!          Test Tol 0.00014667, Sys Tol 3.7333e-006, TUR 39.286 (>= 4.00).
  7.001  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
  7.001  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 2.222222
  7.002  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
  7.003  ACC    20    2.222222V      3P% 0.1P/
  7.004  IEEE         [@1281][D2000][T0]RDG?[I]
  7.004  IEEE         [@1281][D2000][T0]RDG?[I]
  7.005  MATH         mem1 = 2.222222
  7.006  MEME
  7.007  HEAD
  7.008  MEMC         V              2.13333e-4U
#!          Test Tol 0.00021333, Sys Tol 8.6667e-006, TUR 24.615 (>= 4.00).
  8.001  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
  8.001  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 3.333333
  8.002  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
  8.003  ACC    20    3.333333V      3P% 0.1P/
  8.004  IEEE         [@1281][D2000][T0]RDG?[I]
  8.004  IEEE         [@1281][D2000][T0]RDG?[I]
  8.005  MATH         mem1 = 3.333333
  8.006  MEME
  8.007  HEAD
  8.008  MEMC         V              2.78e-4U
#!          Test Tol 0.000278, Sys Tol 1.2e-005, TUR 23.167 (>= 4.00).
  9.001  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
  9.001  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 4.444444
  9.002  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
  9.003  ACC    20    4.444444V      3P% 0.1P/
  9.004  IEEE         [@1281][D2000][T0]RDG?[I]
  9.004  IEEE         [@1281][D2000][T0]RDG?[I]
  9.005  MATH         mem1 = 4.444444
  9.006  MEME
  9.007  HEAD
  9.008  MEMC         V              3.4667e-4U
#!          Test Tol 0.00034667, Sys Tol 1.5333e-005, TUR 22.609 (>= 4.00).
 10.001  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
 10.001  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 5.555555
 10.002  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
 10.003  ACC    20    5.555555V      3P% 0.1P/
 10.004  IEEE         [@1281][D2000][T0]RDG?[I]
 10.004  IEEE         [@1281][D2000][T0]RDG?[I]
 10.005  MATH         mem1 = 5.555555
 10.006  MEME
 10.007  HEAD
 10.008  MEMC         V              4.1333e-4U
#!          Test Tol 0.00041333, Sys Tol 1.8667e-005, TUR 22.143 (>= 4.00).
 11.001  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
 11.001  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 6.666666
 11.002  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
 11.003  ACC    20    6.666666V      3P% 0.1P/
 11.004  IEEE         [@1281][D2000][T0]RDG?[I]
 11.004  IEEE         [@1281][D2000][T0]RDG?[I]
 11.005  MATH         mem1 = 6.666666
 11.006  MEME
 11.007  HEAD
 11.008  MEMC         V              4.78e-4U
#!          Test Tol 0.000478, Sys Tol 2.2e-005, TUR 21.727 (>= 4.00).
 12.001  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
 12.001  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 7.777777
 12.002  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
 12.003  ACC    20    7.777777V      3P% 0.1P/
 12.004  IEEE         [@1281][D2000][T0]RDG?[I]
 12.004  IEEE         [@1281][D2000][T0]RDG?[I]
 12.005  MATH         mem1 = 7.777777
 12.006  MEME
 12.007  HEAD
 12.008  MEMC         V              5.46667e-4U
#!          Test Tol 0.00054667, Sys Tol 2.5333e-005, TUR 21.579 (>= 4.00).
 13.001  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
 13.001  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 8.888888
 13.002  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
 13.003  ACC    20    8.888888V      3P% 0.1P/
 13.004  IEEE         [@1281][D2000][T0]RDG?[I]
 13.004  IEEE         [@1281][D2000][T0]RDG?[I]
 13.005  MATH         mem1 = 8.888888
 13.006  MEME
 13.007  HEAD
 13.008  MEMC         V              6.13333e-4U
#!          Test Tol 0.00061333, Sys Tol 2.8667e-005, TUR 21.395 (>= 4.00).
 14.001  DISP         ÿÿÿÿÿÿÿÿSet the UUT as follows:
 14.001  DISP         UUT dails ÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ[16] 9.999999
 14.002  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Long Gate Time
 14.003  ACC    20    9.999999V      3P% 0.1P/
 14.004  IEEE         [@1281][D2000][T0]RDG?[I]
 14.004  IEEE         [@1281][D2000][T0]RDG?[I]
 14.005  MATH         mem1 = 9.999999
 14.006  MEME
 14.007  HEAD
 14.008  MEMC         V              6.78e-4U
#!          Test Tol 0.000678, Sys Tol 3.2e-005, TUR 21.188 (>= 4.00).
 15.001  IEEE         [@1281]*RST
 15.002  HEAD         {}
 15.003  DISP         {ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ»}
 15.003  DISP         {º THIS COMPLETES THE VERIFICATION º}
 15.003  DISP         {ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ}
 15.004  END
 15.005  HEAD         [27][91]7m[27][91]5mPlease Wait ...... Self Test running
#! T.U.R.s less than 4.00:                  0
#! T.U.R.s estimated using RANGE value:     0
#! T.U.R.s not calculated (ASK- U):         0
#! T.U.R.s not computable at compile time:  0
#! FOR JUSTIFICATION REFER TO COMMENTS FOLLOWING EACH TEST IN THIS LISTING.